Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.

ЦИФРОВЫЕ И МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА

Методические указания по выполнению курсового проекта

для студентов специальностей

2-45 01 03 – Сети телекоммуникаций

2-45 01 02 – Системы радиосвязи, радиовещания и телевидения

Минск


УДК 81.332

ББК 32.97

Ц75

Рекомендовано к изданию

кафедрой информатики и вычислительной техники

19 января 2011 г., протокол № 5

Составитель

В. И. Богородов, педагог высшей категории

кафедры информатики и вычислительной техники

Рецензент

Е. В. Новиков, доцент кафедры информатики и

вычислительной техники, канд. техн. наук

Ц75 Цифровые и микропроцессорные устройства Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.: методические указания по выполнению курсового проекта для студентов специальностей 2-45 01 03 – Сети телекоммуникаций, 2-45 01 02 – Системы радиосвязи, радиовещания и телевидения / сост. В. И. Богородов. – Минск : УО ВГКС, 2011. – 68 с. ISBN 978-985-7002-15-3. Приводятся методические указания по выполнению курсового проекта по цифровой схемотехнике. Рассматриваются принципы построения умножителей, сумматоров и комбинационных программируемых сдвигателей. Создано для студентов и педагогов института Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.. УДК 81.332 ББК 32.97

ISBN 978-985-7002-15-3 ©Учреждение образования

«Высший муниципальный

институт связи», 2011


ВВЕДЕНИЕ

Курсовой проект по дисциплине «Цифровые и микропроцессорные устройства» производится студентами специальностей 2-45 01 03 – Сети телекоммуникаций, 2-45 01 02 – Системы радиосвязи, радиовещания и телевидения третьего курса дневной формы обучения и 5-ого курса заочной формы обучения.

Целью курсового проекта является формирование исходных умений и способностей самостоятельного Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. проектирования цифровых устройств, углубление и расширение познаний функционирования типовых узлов цифровых устройств.

Задания к курсовому проекту имеют различный уровень трудности. Задания по темам № 1-3 подразумевают разработку принципных электронных схем цифровых устройств на микросхемах схемотехники КМОП российского производства по данной структурной электронной схеме (2-ой уровень). Задания по темам № 1-3 разработаны в 10 вариантах. Номер Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. варианта студенты определяют по данным таблицы 1 (номер варианта может быть задан педагогом персонально). Задания по теме № 4 (3-ий уровень) подразумевают разработку структурной и принципной электронной схем цифрового устройства по данным начальным данным. Задания по теме № 4 разработаны в 5 вариантах и выдаются педагогом только персонально.

Курсовой проект должен состоять из 3-х листов, на которых Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. производится логическая схема основного узла, принципная электронная схема устройства и список частей, также объяснительной записки объемом 30-40 страничек формата А4. Текстовая и графическая части курсового проекта производятся при помощи компьютерных средств. Требования к оформлению курсовых проектов тщательно изложены в [5], а коротко – в приложении В.

Примечания

1 Начальные данные для проектирования по Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. темам № 1-3, выдаваемые педагогом, могут отличаться от значений, обозначенных в таблицах 2, 3 и 5.

Курсовой проект, который выполнен по заданию без подписи педагога, на проверку не принимается.

3 На проверку студенты сдают чертеж, распечатку объяснительной записки и электрический вариант курсового проекта (текстовую часть – в формате RTF, а графическую часть – в формате AutoCAD Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. 2006). Электрический вариант представляет собой папку, в какой титульный лист, задание, разделы курсового проекта и чертежи являются отдельными документами. На диске следует маркером указать фамилию студента, шифр группы и номер варианта.

4 В распечатку объяснительной записки следует подшивать рукописный вариант задания, подписанный педагогом, и распечатку электрического варианта. Примеры дизайна заданий приведены в приложении Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. Б.

Таблица 1 – Номера вариантов заданий к курсовому проекту

Номер по списку для ДФО либо номер зачетки для ЗФО Номер варианта задания к курсовому проекту
1.1
2.1
3.1
1.2
2.2
3.2
1.3
2.3
3.3
1.4
2.4
3.4
1.5
2.5
3.5
1.6
2.6
3.6
1.7
2.7
3.7
1.8
2.8
3.8
1.9
2.9
3.9
1.10
2.10
3.10
Примечание – 1-ая цифра слева в номере варианта задания значит номер темы, а 2-ая – номер варианта снутри темы.


ТЕМА № 1. УСТРОЙСТВО УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

1.1 Описание механизма работы Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. данной структурной электронной схемы устройства умножения двоичных чисел

Структурная электронная схема устройства умножения четырехразрядных двоичных чисел представлена на рисунке 1.

Набросок 1 – Устройство умножения двоичных чисел.

Схема электронная структурная

Разглядим предназначение узлов, входящих в структурную схему устройства.

Умножитель Y3 предназначен для умножения четырехразрядных двоичных чисел A и B, представленных разрядами , , , и , , , . На Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. выходе умножителя формируется восьмиразрядное произведение Q, представленное разрядами , ,…, .

Регистр Y1 предназначен для параллельного ввода четырехразрядного множимого A в двоичной системе счисления (СС). Значение множимого A может изменяться в границах от 0 до 15 в десятичной СС.

Счетчик Y2 предназначен для параллельного ввода четырехразрядного множителя B в двоичной СС. Значение множителя B также может Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. изменяться от 0 до15 в десятичной СС.

Регистр Y4 предназначен для параллельного вывода результата умножения, который представляет собой восьмиразрядное кодовое слово.

Загрузка сомножителей и запись результата умножения синхронизируется тактовыми импульсами . При этом ввод сомножителей осуществляется по отрицательным направлениям тактовых импульсов, а вывод результата умножения – по положительным.

Процесс функционирования устройства Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. поясняется временной диаграммой, которая представлена на рисунке 2.

Набросок 2 – Временная диаграмма, поясняющая процесс функционирования устройства

В момент времени по отрицательному фронту тактового импульса начинается ввод сомножителей в регистр Y1 и счетчик Y2 (набросок 1). К моменту времени ввод завершается, и начинается процесс умножения в умножителе Y3. Этот процесс в худшем случае заканчивается к моменту Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. времени . Потом по положительному фронту тактового импульса итог умножения записывается в регистр Y4 и т.д. При подаче малого уровня напряжения на вход (набросок 1) устройство сбрасывается в начальное нулевое состояние.

Разглядим процесс умножения двоичных чисел на примере умножения данных чисел[1]), к примеру: и . Умножение выполним, начиная с младшего разряда Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. множителя:

1 1 0 1
– множимое
×
1 0 1 1
1 1 0 1
1 1 0 1
0 0 0 0
+
1 1 0 1
+
+
1 0 0 0 1 1 1 1
– множитель
– частичные произведения
– полное произведение

Таким макаром, при умножении двоичных чисел формируются частичные произведения, сдвигаются и суммируются. Сравним результаты умножения чисел A и B в двоичной и десятичной СС. Для этого преобразуем итог умножения в десятичную систему счисления:

Они совпадают и равны .

1.2 Задание на Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. проектирование к теме № 1

Обрисовать принцип построения и создать логическую схему матричного умножителя четырехразрядных двоичных чисел. Создать логическую схему суммирующего четырехразрядного недвоичного счетчика на JK-триггерах с коэффициентом пересчета данным в таблице 2. В принципной электронной схеме устройства использовать двоичный счетчик. Создать в главном базисе логическую схему двухразрядного двоичного сумматора с поочередным переносом. Создать Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. принципную электронную схему устройства умножения по данной структурной схеме (набросок 1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 2.

Таблица 2 – Начальные данные для проектирования устройства умножения двоичных чисел

Номер варианта Значение числа A (P=10) Значение числа B (P=10) Серии микросхем
1.1 1594, 5564
1.2 1554, 1564
1.3 1594, 5564
1.4 1554, 1564
1.5 1594, 5564
1.6 1554, 1564
1.7 1594, 5564
1.8 1554, 1564
1.9 1594, 5564
1.10 1554, 1564

Обрисовать работу принципной электронной схемы устройства в течение 1-го периода Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. сигнала синхронизации при умножении данных в таблице 2 чисел A и B. Пример дизайна задания к теме № 1 приведен в приложении Б.

1.3 Предназначение и принцип построения матричных умножителей двоичных чисел

Умножителем именуется комбинационное цифровое устройство, формирующее на выходе число Q, равное произведению входных двоичных чисел A и B [9, 10].

Условное Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. графическое обозначение умножителя представлено на рисунке 3.

Набросок 3 – Условное графическое обозначение умножителя

Подразумевается, что числа A, B и Q представлены в двоичной позиционной системе счисления. При всем этом, если число A имеет n двоичных разрядов ( , ,…, ), число B имеет m двоичных разрядов ( , ,…, ), то для представления наибольшего значения произведения требуется n+m двоичных разрядов Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. числа Q ( , ,…, ). Каждый разряд произведения является логической (переключательной) функцией аргументов , ,…, и , ,…, , значения которого можно отыскать из таблиц умножения или методом выполнения умножения для данных значений аргументов. Но прямой логический синтез схемы умножителя, основанный на представлении функции выражениями в булевой алгебре, ввиду громоздкости неэффективен. Исключения составляют простые случаи перемножения одноразрядных Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. либо двухразрядных двоичных чисел. Потому на практике употребляют способы синтеза, основанные на разложении операции умножения на последовательность простых арифметических действий с одноразрядными числами. Полагая, что в двоичном представлении значения чисел A и B определяются выражениями:

и (1)

произведение можно записать в форме двойной суммы:

(2)

Группируя члены с схожими весовыми коэффициентами , преобразуем (2) к Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. виду:

(3)

Из приобретенной формулы (3) видно, что для вычисления значения k-го разряда произведения нужно выполнить совокупа произведений одноразрядных чисел ( , ), для которых сумма индексов i + j = k. Потом нужно поочередно ложить эти произведения. При добавлении к сумме новых слагаемых может быть возникновение переноса в последующий k + 1-й разряд Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.. Потому при нахождении k-го разряда произведения необходимо к сумме членов ( , ) добавить все переносы, получаемые при сложении подобных членов для предшествующего k – 1 разряда.

Порядок, в каком делается сложение произведений ( ) и переносов из предшествующего разряда, значения не имеет.

Обозначенные деяния мы исполняем, производя перемножение двоичных чисел на бумаге. Так Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается., вычисляя произведение десятичных

1 1 0 1
×
1 0 1 1
1 1 0 1
1 1 0 1
0 0 0 0
+
1 1 0 1
+
+
1 0 0 0 1 1 1 1

чисел [2]) делаем последующую запись:

Штриховой линией обведены произведения ( ), для которых сумма индексов i + j = 4. В итоге сложения этих произведений получаем значение 1. Но после добавления переноса из предшествующего третьего разряда 4-ый разряд результата воспринимает значение 0 и формируется перенос в последующий 5-ый разряд .

Арифметическое перемножение одноразрядных чисел ( ) реализуется конъюнктором, так Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. как логическое умножение совпадает с арифметическим.

В качестве простой ячейки умножителя употребляют устройство, показанное на рисунке 4 а.

Набросок 4 – Простая ячейка умножителя. Логическая схема (а) и символическое обозначение (б)

Операция, реализуемая таковой ячейкой, задается выражением ab + c + d, где a, b, c и d – одноразрядные двоичные числа. Итог, получаемый на Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. выходе ячейки, представляется одноразрядной частичной суммой S и переносом C.

Из выражения (2) видно, что для нахождения произведения требуется получить mn одноразрядных произведений (aibj), по одному для каждой вероятной композиции индексов i, j. Конкретно столько простых ячеек требуется для построения умножителя. Для наглядности представления структуры умножителя простые ячейки Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. на структурной схеме целенаправлено изображать в символической форме, как показано на рисунке 4 б. Так как такое обозначение содержит в очевидной форме сомножители ai, bj, участвующие в операции, реализуемой ячейкой, то связи, созданные для подведения к ячейкам этих сомножителей, можно на структурной схеме умножителя не обозначать.


Один из вариантов структурной Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. схемы умножителя для m = n = 4 показан на рисунке 5.

Набросок 5 – Умножитель четырехразрядных двоичных чисел.

Схема электронная структурная

Каждый горизонтальный ряд простых ячеек делает умножение числа A на один из разрядов множителя B и суммирует приобретенное произведение с результатом аналогичной операции, реализуемой предшествующим (верхним) рядом. При всем этом частичная сумма с выходов простых Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. ячеек верхнего ряда поступает на входы d простых ячеек последующего за ним ряда. Входы c применены для приема переноса, возникающего при сложении произведений (aibj).

В итоге сдвига на право частей каждого последующего горизонтального ряда по отношению к предшествующему на одну позицию в каждом столбце частей сумма индексов сомножителей ai, bj Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. совпадает с номером к столбца и индексом разряда qk произведения, создаваемого в этом столбце.

На суммирующие входы d самого верхнего горизонтального ряда частей и на входы переноса c последних левых частей в каждом ряду подают нули. При всем этом на выходах частей верхнего ряда формируется (n + 1) – разрядная частичная сумма S Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.0 = Ab0. Младший разряд частичной суммы S0 является младшим разрядом q0 произведения AB, так как других произведений, не считая a0b0, сумма индексов которых равна 0, нет. Более старшие разряды частичной суммы S0 складываются во 2-м ряду простых ячеек с произведением Ab1, формируя на выходах последующую частичную сумму S1, младший Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. разряд которой является вторым по старшинству разрядом произведения q1. Аналогично формируются частичные суммы S2, S3, при этом значение частичной суммы S3 определяет старшие разряды произведения (q3,…,q7).

Умножитель, построенный по схеме на рисунке 5, можно использовать как секцию умножителя с более высочайшей разрядностью.

Для определения быстродействия умножителя следует вычислить суммарное время выполнения операции Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. умножения, которое определяется длиной критичного пути прохождения сигнала со входа на выход. Для простоты длина критичного пути оценивается наибольшим числом простых ячеек, которые сигнал должен пройти от входного нулевого разряда сомножителя до старшего разряда результата. Для схемы, показанной на рисунке 5, длина критичного пути в общем случае Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. составляет n + 2 (m - 1) и, как следует, равна 10.

Таким макаром, для определения суммарной задержки распространения сигнала в умножителе нужно найти задержку распространения сигнала в простой ячейке и помножить на длину критичного пути. Задержка распространения сигнала в простой ячейке умножителя определяется суммой среднего времени задержки распространения сигнала в конъюнкторе и одноразрядном сумматоре Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается..

Исходя из вышесказанного, суммарное среднее время задержки распространения сигнала в умножителе можно найти по формуле.

(4)

где – среднее время задержки распространения сигнала 1-го конъюнктора, нс;

– среднее время задержки распространения сигнала одноразрядного сумматора, нс.

1.4 Методические указания по разработке разделов проекта к теме № 1

Синтез данного счетчика сделайте по методике, приведенной в Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. приложении А.

Логическую схему двухразрядного двоичного сумматора с поочередным переносом разработайте в главном базисе. Для этого на основании логических функций (5) и (6) запишите логические функции для выходов суммы S0,S1 и переноса C1,C2. Логическую схему вычертите в формате А4 и сделайте указания раздела 5.

Как отмечалось выше, прямой логический синтез умножителя на Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. практике не употребляется. Потому на основании структурной схемы умножителя (набросок 5) и логической схемы секции умножителя при n = 4, m = 2 (набросок 6) разработайте логическую схему умножителя четырехразрядных двоичных чисел при n = 4, m = 4.

Набросок 6 – Логическая схема секции умножителя при n = 4, m = 2

В логической схеме используйте четырехразрядные двоичные сумматоры. Для передачи переноса от одной Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. простой ячейки к другой в каждом ряду структурной схемы умножителя (набросок 5) в сумматорах имеются внутренние связи. На рисунке 6 указаны обозначения входных и выходных сигналов в согласовании со структурной схемой умножителя (набросок 5).

Логическую схему умножителя (лист 1) вычертите в формате А3 и сделайте указания раздела 5. На логической схеме обозначьте входные Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. и выходные сигналы в согласовании с рисунками 5 и 6. Все надписи и обозначения сигналов сделайте чертежным шрифтом 3,5.

Принципную электронную схему устройства умножения (лист 2) разработайте на избранных микросхемах на базе данной структурной схемы (набросок 1) и разработанной логической схемы умножителя (лист 1). Принципную схему вычертите в формате А2 и сделайте указания раздела Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. 5 данных методических указаний.

ТЕМА № 2. УСТРОЙСТВО СУММИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ

2.1 Описание механизма работы данной структурной электронной схемы устройства суммирования двоичных чисел

Структурная электронная схема устройства суммирования двоичных чисел представлена на рисунке 7.

Набросок 7 – Устройство суммирования двоичных чисел.

Схема электронная структурная

Разглядим предназначение узлов, входящих в структурную схему устройства.

Четырехразрядный двоичный сумматор с параллельным переносом Y3 предназначен для Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. суммирования четырехразрядных двоичных чисел A и B, представленных разрядами a3…a0 и b3…b0. На выходе сумматора формируется четырехразрядная сумма S, представленная разрядами s3…s0, также перенос C в 5-ый разряд.

Работа устройства синхронизируется тактовыми импульсами UС, при этом ввод слагаемых осуществляется по отрицательному перепаду сигнала синхронизации, суммирование Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. – при малом уровне сигнала синхронизации, а вывод результата – по положительному перепаду.

Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 8.

Набросок 8 – Временная диаграмма, поясняющая процесс функционирования устройства

В момент времени t1 по отрицательному перепаду тактового импульса UС начинается ввод слагаемых. К моменту времени t2 ввод завершается и начинается суммирование. К моменту Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. времени t3 суммирование завершается, и по положительному перепаду сигнала синхронизации UС итог суммирования записывается в регистр Y4 и триггер переноса Y5.

При подаче малого уровня напряжения на вход (набросок 7) устройство сбрасывается в начальное нулевое состояние.

Разглядим пример суммирования двоичных чисел, данных в шестнадцатеричной системе счисления[3]).

К примеру, А Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. = F(16) и B = 2(16). Переведем данные числа в двоичную систему счисления и выполним суммирование:

a3 a2 a1 a0
A =
+
B =
b3 b2 b1 b0
A+B =
C s3 s2 s1 s0

Таким макаром, полный итог суммирования А + В = 11(16), потому что имеется перенос C в 5-ый разряд.

2.2 Задание на проектирование Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. к теме № 2

Обрисовать принцип построения и создать в базисе И-НЕ логическую схему четырехразрядного двоичного сумматора с параллельным переносом. Создать логическую схему суммирующего четырехразрядного недвоичного счетчика на JK-триггерах с коэффициентом пересчета Kпер, данным в таблице 3. В принципной электронной схеме устройства суммирования использовать двоичный счетчик. Создать принципную электронную схему Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. устройства суммирования по данной структурной схеме (набросок 7) на микросхемах схемотехники КМОП, серии которых указаны в таблице 3.

Таблица 3 – Начальные данные для проектирования устройства суммирования двоичных чисел

Номер варианта Значение числа A (P=16) Значение числа B (P=16) Серии микросхем К пер
2.1 E 1594, 5564
2.2 C 1554, 1564
2.3 D E 1594, 5564
2.4 E 1554, 1564
2.5 B 1594, 5564
2.6 A C 1554, 1564
2.7 D 1594, 5564
2.8 E Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. 1554, 1564
2.9 B E 1594, 5564
2.10 F B 1554, 1564

Обрисовать работу принципной электронной схемы устройства суммирования в течение 1-го периода сигнала синхронизации UC при суммировании данных в таблице 3 чисел A и B.

2.3 Предназначение и принцип построения четырехразрядных двоичных сумматоров с параллельным переносом

Основной операцией при выполнении арифметических действий в современных цифровых системах является сложение. Потому главным блоком Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. операционных устройств обычно является сумматор, который употребляется также для вычитания, умножения, деления, преобразования чисел в дополнительный код, код «с излишком 3» и в ряде других операций [7, 8, 9].

Суммирование многоразрядных двоичных чисел делается методом их поразрядного сложения с переносом меж разрядами. Потому главным узлом многоразрядных сумматоров является комбинационный одноразрядный сумматор Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается., который делает арифметическое сложение одноразрядных двоичных чисел ai, bi и переноса из примыкающего младшего разряда ci, образуя на выходах значение суммы Si и переноса в старший разряд Ci+1.

Условное графическое обозначение одноразрядного двоичного сумматора приведено на рисунке 9.

Набросок 9 – Условное графическое обозначение одноразрядного сумматора

В таблице 4 приведена таблица истинности одноразрядного сумматора.


Таблица Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. 4 – Таблица истинности одноразрядного сумматора

ai bi ci Si Ci+1

Логические функции для выходов Si и Ci+1 одноразрядного сумматора, записанные в СДНФ по данным таблицы 4, после минимизации имеют вид:

Как надо из выражения (5), функцию Si комфортно воплотить при помощи 2-ух логических частей «Исключающее ИЛИ», которые нередко именуют полусумматорами. Многофункциональная схема одноразрядного Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. сумматора на базе 2-ух полусумматоров показана на рисунке 10.

Набросок 10 – Многофункциональная схема одноразрядного сумматора на базе 2-ух полусумматоров


Для суммирования 2-ух многоразрядных двоичных чисел на каждый разряд нужен один одноразрядный сумматор. Исключительно в младшем разряде можно использовать полусумматор. На рисунке 11 приведена многофункциональная схема четырехразрядного параллельного сумматора с поочередным переносом.

В ее младшем Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. разряде также употребляется полный одноразрядный сумматор. При всем этом наличие входа переноса C0 позволяет рассматривать схему как четырехразрядную секцию сумматора с большой разрядностью. Такая секция может быть реализована в виде микросхемы.

Значимым недочетом сумматоров с поочередным переносом является большая задержка ( ) выходного сигнала Cn в цепи переноса, связанная с его Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. поочередным прохождением через все одноразрядные сумматоры, любой из которых имеет задержку переноса tc. В итоге tCn = ntc, а задержка образования n-го разряда суммы tSn = tS + (n – 1) tC, где tS – задержка суммы одноразрядного сумматора. При числе разрядов n > 4…8 времена tSn, tCn оказываются очень значительными, потому для увеличения быстродействия в сумматорах Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. обычно используют ускоренные методы формирования переноса.

Более нередко употребляется одновременное (параллельное) формирование переноса для нескольких разрядов. При всем этом вводятся вспомогательные функции генерации переноса и распространения переноса .Тогда выражение (6) можно представить в последующем виде:

(7)

Из выражения (7) следует, что сигнал переноса на выходе i‑го разряда генерируется самим разрядом (Gi Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. = 1) при ai = bi = 1 независимо от результата переноса из примыкающего младшего разряда. Как следует, можно передавать сигнал переноса для обработки старших разрядов, не дожидаясь окончания формирования переносов из младших разрядов. Но если только один из сигналов ai, bi равен единице, то перенос в последующий разряд будет иметь Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. место только при наличии переноса из предшествующего разряда (Pi = 1, ci = 1). В данном случае Конкретно этот случай будет реализован, если значения функций Gi, Pi снимать с выходов первого полусумматора схемы, показанной на рисунке 10.

Набросок 11 – Многофункциональная схема четырехразрядного параллельного сумматора с поочередным переносом

Таким макаром, сигналы переноса в каждом разряде формируются сразу в Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. согласовании с выражением (7):

В обобщенном виде получаем:

(8)

Для образования переносов C1, C2,…, Ci+1 нужно за ранее получить функции Pi, Gi для каждого разряда. Как видно из выражения (8), сложность функций и, соответственно, схем формирования переноса Ci+1 стремительно увеличивается при увеличении числа разрядов i. Потому данный метод применяется при .

Устройство Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается., реализующее функции (8), именуют схемой ускоренного переноса (СУП). На многофункциональных схемах его обозначают эмблемой GRP.

Многофункциональная схема четырехразрядной секции сумматора с ускоренным (параллельным) переносом показана на рисунке 12.

На рисунке 12 изменено условное графическое обозначение одноразрядных сумматоров, потому что от их выход переноса Ci+1 не требуется, довольно 1-го выхода суммы S. Для Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается. реализации ускоренного переноса в одноразрядные сумматоры нужно ввести дополнительные логические элементы для формирования сигналов Gi, Pi в согласовании с выражением (7).

Набросок 12 – Многофункциональная схема четырехразрядной секции сумматора с ускоренным (параллельным) переносом


2.4 Методические указания по разработке разделов проекта к теме № 2

Логическую схему четырехразрядного двоичного сумматора с параллельным переносом (лист 1) постройте в базисе И Курсовой проект, который выполнен по заданию без подписи преподавателя, на проверку не принимается.-НЕ.


kursovaya-rabota-po-discipline-statistika-stranica-2.html
kursovaya-rabota-po-discipline-tehnologiya-i-organizaciya-turoperatorskoj-i-turagentskoj-deyatelnosti.html
kursovaya-rabota-po-ekonomicheskoj-teorii-tema-elastichnost-sprosa-i-predlozheniya.html